001 ISEC20191011184517
010   ^a978-3-319-82292-1
100   ^a20191011d2017    k  y0porb0103    ba
101 0 ^aeng
102   ^aCH
105   ^aa   m   001yy
106   ^ar
200 1 ^aDigital Systems^efrom logic gates to processors^fJean-Pierre Deschamps, Elena Valderrama, Lluís Terés
205   ^aReimp
210   ^aSwitzerland^cSpringer^d2017
215   ^a241 p.^cil
305   ^aReimpressão da 1ª edição encadernada de 2016
606   ^aSistemas digitais^2ISEC
675   ^a004.03^vBN^zpor
700  1^aDeschamps,^bJean-Pierre,^f1945-
701  1^aValderrama,^bElena^4070
701  1^aTerés,^bLluís^4070
801  0^aPT^bISEC^gRPC
856 4 ^uhttp://files.isec.pt/DOCUMENTOS/SERVICOS/BIBLIO/Sumarios_Monografias/Digital-systems-from-logic-gates-to-processors_Deschamps.pdf^zSumário
859   ^uhttp://files.isec.pt/DOCUMENTOS/SERVICOS/BIBLIO/Capas/Digital-systems-from-logic-gates-to-processors_Deschamps.jpg^zCapa
920 n
921 a
922 m
923  
924  
925  
931 20191011
932 d
933 2017
934     
935 k  
936 y
937 0
938 ba